Page 163 고등학교 디지털 논리 회로 교과서

표 Ⅴ-18 3×8 디코더 진리표

입력 출력
C B A Y 7 Y 6 Y 5 Y 4 Y 3 Y 2 Y 1 Y 0 최소항
0 0 0 0 0 0 0 0 0 0 1 C B A
0 0 1 0 0 0 0 0 0 1 0 C B A
0 1 0 0 0 0 0 0 1 0 0 CBA
0 1 1 0 0 0 0 1 0 0 0 CBA
1 0 0 0 0 0 1 0 0 0 0 C B A •Y0= C B A •Y1 = C B A
1 0 1 0 0 1 0 0 0 0 0 CBA •Y2 = C B A •Y3 = C B A
•Y4 = C B A •Y5 = C B A
1 1 0 0 1 0 0 0 0 0 0 CBA
•Y6 = C B A •Y7 = C B A
1 1 1 1 0 0 0 0 0 0 0 CBA

(4) 논리 회로 설계 C
A B C
Y 0
유도된 논리식으로 3×8 디코더의 조합 논
B
A B C
리 회로를 설계하면 그림 Ⅴ-37과 같다. Y 1
A ABC
Y 2

입력 C = 0, B = 0, A = 1이면
출력 Y7 ~ Y0 ‘00000010’으로 ABC
Y 3
해독된 값이다.
A B C
Y 4
ABC
Y 5
ABC
Y 6
ABC
Y 7

그림 Ⅴ-37 3×8 디코더 논리 회로
중단원 학습 정리

진리표 논리식 논리 회로
4 입력 출력
× D 3 D 2 D 1 D 0
2 D 3 D 2 D 1 D 0 Y 1 Y 0 Y 0 = D 1 + D D 1 + D 3 Y 0
0 0 0 1 0 0 3
인
코 0 0 1 0 0 1 Y 1 = D 2 + D 3
D 2 + D 3
더 0 1 0 0 1 0 Y 1
1 0 0 0 1 1
진리표 논리식 논리 회로
B A
2 입력 출력
× Y 0 = A B
4 B A Y 3 Y 2 Y 1 Y 0 Y 1 = A B A B A B Y 0
디 0 0 0 0 0 1 AB
코 0 1 0 0 1 0 Y 2 = A B B Y 1
더 1 0 0 1 0 0 A AB Y 2
1 1 1 0 0 0 Y 3 = A B
AB
Y 3

4. 인코더와 디코더 161