Page 271 고등학교 디지털 논리 회로 교과서

09. (예시 답안) 03.
(1) 진리표 작성 CD
입력 출력 AB 0 1
A B C Y 00 1 BC
0 0 0
0 0 1 01 1 BC
0 1 0
0 1 1 1 11 1
1 0 0
1 0 1 1 10 1
1 1 0 1
1 1 1 1 04. 반가산기는 배타적 논리합(XOR) 게이트 1개와 논리곱(AND) 게이트 1
개로 구성된다.
(2) 논리식 표현(논리곱의 합 형식)
Y = ABC + ABC + ABC + ABC = AB + BC + AC 05. 인코더(부호기)는 논리합(OR) 게이트로 구성되어 있다.
(3) 논리식의 간소화(카노도 사용) 06. 디코더(해독기)는 NOT 게이트 및 논리곱(AND) 게이트로 구성되어
BC 있다.
A 00 01 11 10 07. 디멀티플렉서 2n개의 출력 중에서 하나의 출력을 선택하기 위해 n개
0 1 의 선택 선이 필요한 조합 논리 회로이다.
1 1 1 1 08. 4x1 멀티플렉서는 데이터 입력 4개와 입력 데이터 중 하나를 선택하
는 선택 입력 2개, 데이터 출력 1개로 이루어진 조합 논리 회로이다.
(4) 논리 회로도 09. 4x1 멀티플렉서는 NOT 게이트 2개, 논리곱(AND) 게이트 4개, 논리합
A (OR) 게이트 1개로 구성된다.
B
10. (예시 답안)
Y
C
A
B S
C i
10. 프로젝트를 수행하는데 필요한 직업기초능력은 문제 해결 능력과 의
C 0
사소통 능력이다.
11. 프로젝트 수행 과정 중에 문제가 생기면 상대방과 대화로 문제를 해 11. (예시 답안)
결하려고 노력해야 한다. 그래도 해결이 안될 시에는 다른 친구나 선 S 0 : 0, C 01 : 1, S 1 : 0, C 02 : 1, S 2 : 0, C 03 : 1, S 3 : 1, C 04 : 1
생님께 도움을 요청한다.
① 최하위 비트들의 합은 0이면서 자리 올림이 발생함.
② 둘째 비트들의 합은 0이면서 자리 올림이 발생함.
③ 셋째 비트들의 합은 0이면서 자리 올림이 발생함.
Ⅴ 조합 논리 회로 ④ 넷째 비트들의 합은 1이면서 자리 올림 발생함.

두 개 4비트들의 합의 결과는 1000이면서 자리 올림이 발생하였다.
대단원 평가 문제 ▶ 198쪽
12. (예시 답안)
01. ④ 02. ② 03. ② 04. ③ 05. ① 06. ② 전비교기의 각 출력 논리식에 A = 1, B = 0을 대입하여 본다. 우선
07. ④ 08. ② 09. ① 10.~12. 해설 참고 13. ① A ＞ B인지를 알아보기 위해 논리식 G = B + (AB +AB) G i 에 대입하면 결
과는 G = 1이 된다. (단 Gi = 0 ∵ 조건에서 하위 자릿수 비교 결과가
a ＞ b가 아닌 a = b이므로) A ＜ B인지를 알아보기 위해 논리식
01. 조합 논리 회로 설계의 단계는 다음과 같다.
S = (AB +AB) Si + AB에 대입하면 결과는 S = 0 (단, Si = 0 ∵ 조건에서
[1 단계] 시스템의 조건 분석 하위 자릿수 비교 결과가 a＜b가 아닌 a=b이므로)이다. 마지막으로
[2 단계] 입출력에 대한 변수 정의 A=B인지를 알아보기 위해 논리식 Z = (AB +AB)Zi 에 대입하면 결과는
[3 단계] 진리표 작성 Z = 0(단, Zi = 1 ∵ 조건에서 하위 자릿수 비교 결과가 a=b이므로)이다.
출력 G, S, Z 중에서 참인 경우, 즉 “1”인 경우는 G이므로 A는 B보
[4 단계] 논리식 유도 및 간소화
다 큰 것이다.
[5 단계] 논리 회로 설계
13. S 0 = 0, S 1 = 0이면 D 0 입력을 선택하여 출력하므로 low 파형이 된다.
02. 조합 회로는 기억(저장) 기능이 없다.
정답 및 해설 269