Page 172 고등학교 디지털 논리 회로 교과서

2 전비교기

1 전비교기의 구조와 원리

전비교기는 하위 자릿수의 비교 결과도 포함하여 3개의 입력을 비교하는 논리 회로 조합 논리 회로 IC 74LS85(4비트
크기 비교기 IC)
이다. 전비교기 조합 논리 회로의 설계 과정은 다음과 같다. 두 개의 4비트를 입력 받아 크기를
비교하여 A＞B, A=B, A＜B 등으
로 출력하는 비교기 IC이다.
(1) 시스템 조건 분석 data inputs
V CC A3 B2 A2 A1 B1 A0 B0
다음과 같이 하위 자릿수의 비교 결과는 ‛크다’, ‛작다’, ‛같다’ 등의 세 가지이다. 16 15 14 13 12 11 10 9

① 하위 자리수의 비교 결과 ‘크다’인 경우
•입력: 비교할 두 수(A, B), 하위 자릿수 비교 결과(크다) •출력: A＞B
1 2 3 4 5 6 7 8
② 하위 자릿수의 비교 결과 ‘작다’인 경우 B3 A＜B A=B A＞B A＞B A=B A＜B GND
data
inputs cascading inputs outputs
•입력: 비교할 두 수(A, B), 하위 자릿수 비교 결과(작다) •출력: A＜B
연결 핀 다이어그램
③ 하위 자릿수의 비교 결과 ‘같다’인 경우
•입력: 비교할 두 수 (A, B), 하위 자릿수 비교 결과(같다) •출력: A=B

(2) 입출력 변수 정의
전비교기의 입출력 변수는 다음과 같이 정의한다. 74LS85 실물

① 입력 ② 출력
•비교할 두 수: A, B
•하위 자릿수 비교 결과(크다): G i •A＞B: G(greater)
•하위 자릿수 비교 결과(작다): S i •A＜B: S(small)
•하위 자릿수 비교 결과(같다): Z i •A=B: Z(zero)

(3) 진리표 작성
① 하위 자릿수 비교 결과가 Gi인 경우

표 Ⅴ-23 A＞B인 진리표

A B G i G(A＞B)
0 0 0 0
A → 0 1
0 0 1 1
B → 0 0
0 1 0 0 상위 자릿수 ↳ ↳ 하위 자릿수
0 1 1 0 하위 자릿수 비교 결과
1 0 0 1 G i = 1이므로 상위 자릿수가 G의 값이 ‘1’이 되는 경우는
1 0 1 1 A = B = 0이 되더라도 최종 A와 ‘A＞B’가 되는 A=1, B=0이
B의 비교 결과는 A＞B이 되어
1 1 0 0 거나 A=B일 때이다.
G = 1이 된다.
1 1 1 1

170 Ⅴ. 조합 논리 회로