Page 208 고등학교 디지털 논리 회로 교과서

플립플롭

학 습 목 표 1 RS 래치와 클록형 RS 래치의 개념과 특성을 설명할 수 있다.
2 JK 플립플롭, D 플립플롭, T 플립플롭의 개념과 특성을 설명할 수 있다.
3 비동기 입력의 개념과 동작 원리를 설명할 수 있다.

핵 심질 문 플립플롭이 데이터를 기억할 수 있는 원리는
무엇인가?

1 RS 래치

RS 래치 회로는 기억 소자를 구성하는 기본 회로이다. RS 래치의 구조와 동작의 이
해는 플립플롭의 구조와 동작을 이해하는 기본이 된다.

1 RS 래치의 개념

RS 래치(latch)는 그림 Ⅵ-5와 같이 두 개의 입력과 두 개의 출력을 가
R Q
진다. 입력은 R(리셋: reset)와 S(세트: set)로 구성되어 있으며 출력은 서
입력 출력
로 반대의 값을 가지는 Q와 Q로 이루어져 있다.
S Q
RS 래치는 그림 Ⅵ-6과 같이 NOR 게이트 2개를 이용하여 구성할 수도
그림 Ⅵ-5 RS 래치 회로의 논리 기호
있고, NAND 게이트 2개를 이용하여 구성할 수도 있다. 회로를 보면 출력
값이 게이트 입력으로 피드백이 되어 있음을 알 수 있다.

1
R Q S Q
0
0
A1 A1
A1 A1
0
0
Q Q
S R
1
(a) NOR 게이트 래치 회로 (b) NAND 게이트 래치 회로
그림 Ⅵ-6 RS 래치 논리 회로

206 Ⅵ. 순서 논리 회로