Page 210 고등학교 디지털 논리 회로 교과서

0 1
R R
Q Q
0 0
1 1
A1 A1
A1 A1
0 0
1 1
Q Q
S S
0 0
0 0
R R
Q Q
1 0 1
0
현재 상태의 출력값과 관계없이 A1 A1
다음 상태가 Q(t+1)=1, Q(t+1)=0이 되어
A1 A1
출력 Q가 항상 세트(Set) 상태가 된다.
1 1
0 0
Q Q
S S
0 1
그림 Ⅵ-9 NOR 게이트 래치 회로의 동작 원리(R=0, S=1)
R에 ‘1’, S에 ‘1’이 입력되면 그림 Ⅵ-10과 같이 2개의 NOR 게이트의 출력은 무조
건 ‘0’이 되므로 출력 Q와 Q가 모두 ‘0’이 되는 모순된 상황이 되어 사용을 금지한다.

1
R Q
현재 상태의 출력값과 관계없이 0 0
다음 상태가 Q(t+1)=0, Q(t+1)=0이 되어 A1
출력 Q와 반전된 출력 Q의 값이 같아지는 A1
모순이 발생한다. 0 0
Q
S
1
그림 Ⅵ-10 NOR 게이트 래치 회로의 동작 원리(R=1, S=1)

위에서 설명한 NOR 게이트 RS 래치의 동작 특성을 진리표로 나타내면 표 Ⅵ-1과
같다.

표 Ⅵ-1 NOR 게이트 래치 회로의 진리표

R S Q ( t ) Q ( t + 1 )
0 0 0 0(불변)
1 0 0 0
0 1 0 1
1 1 0 금지
0 0 1 1(불변)
1 0 1 0
0 1 1 1
1 1 1 금지

시간 1 2 3 4 5 6 7 8 9 타이밍 차트(timing chart)
S 1 0 0 0 시간의 흐름에서 입력 파형과 출력
파형이 클록 신호의 제어로 형태를
R 0 0 1 0 그래프로 나타낸 것을 말한다.

Q 세 상
팅 태
유 리 상
세
태
지
팅 유
지
그림 Ⅵ-11 NOR 게이트 래치 회로의 동작 상태(타이밍 차트)
208 Ⅵ. 순서 논리 회로