Page 215 고등학교 디지털 논리 회로 교과서

4 D 플립플롭

D 플립플롭은 입력값을 일정 시간 동안 지연(delay)을 시켜 출력할 때 사용하는 플
립플롭이다.

1 D 플립플롭의 개념

D 플립플롭은 JK 플립플롭에 NOT 게이트를 추가하여 그림 Ⅵ-22와 같이 구성한
회로이다. J 입력과 K 입력은 항상 반전된 값이 입력되는 것이 특징이며, 입력값이 D

하나만 존재한다.

K
Q
D Q
A1
CP
A1
CP Q
Q
D
J

(a) 논리 기호 (b) 논리 회로
그림 Ⅵ-22 D 플립플롭의 논리 기호 및 논리 회로

2 D 플립플롭의 특성

D 플립플롭은 그림 Ⅵ-23과 같이 D 입력이 ‘0’에서 클록 펄스가 발생하면 출력 Q

가 ‘0’이 되고, D 입력이 ‘1’에서 클록 펄스가 발생하면 출력 Q가 ‘1’이 된다. 출력된
Q의 값은 다음 클록 펄스가 발생하기 전까지 현재 상태를 유지하고 있어 입력 D를
지연시켜 출력시키는 특성을 지닌다.

D Q(t) Q(t+1) 1
D 0
0 0 0
1 0 1 CP 1
0
0 1 0 1
Q
1 1 1 0
(a) 진리표 (b) 동작 상태
그림 Ⅵ-23 상승 에지 D 플립플롭의 진리표 및 동작 상태

2. 플립플롭 213