Page 147 고등학교 디지털 논리 회로 교과서
P. 147
2 전감산기의 구조와 원리
전감산기는 2진수의 2비트 입력과 상위 자리에서 빌려온 자리 빌림수를 입력으로
포함하여 뺄셈 연산을 수행할 수 있는 논리 회로이다.
(1) 시스템 조건 분석
그림 Ⅴ-17(a)와 같이 2진수를 2비트씩 2개의 반감산기로 뺄셈 연산을 수행하면
결괏값을 얻을 수 없다. 왜냐하면 그림 Ⅴ-17(b)의 반감산기는 첫째 자리 뺄셈 연산
에서 자리 빌림수가 발생하지 않아 수행할 수 있지만, 그림 Ⅴ-17(c)의 반감산기는
둘째 자리 뺄셈 연산에서 윗자리로부터 자리 빌림수가 발생되어 그림 Ⅴ-17(c) 반감
산기에 입력해야 하는 데 입력할 단자가 없다. 따라서 2진수를 2비트 이상 뺄셈 연
산할 때에는 상위 자리에서 빌려온 자리 빌림수를 입력으로 포함할 수 있는 감산기
를 설계해야 한다.
자리 빌림수
발생 ! 1 입력될 수 없음!!
0 1 A A
1 B D 0 0 B D 0
- 1 1 1 1
1 0 b 0 b 0
0 0
(a) (b) 첫째 자리 반감산기 (c) 둘째 자리 반감산기
그림 Ⅴ-17 2진수 2비트씩 뺄셈 연산 과정
전감산기는 입력으로는 2개의 1비트로 구성된 2진수 입력과 상위 자리에서 발생한
자리 빌림수 등 3개를 포함하며, 출력으로는 입력값들의 차와 연산 과정에 발생한 자
리 빌림수를 얻을 수 있는 논리 회로이다.
(2) 입출력 변수 정의
전감산기는 2진수의 2비트 입력과 상위 자리에서 빌려온 자리 빌림수를 포함하여
입력이 3개이며, 출력은 3개의 입력을 뺄셈한 결괏값과 계산 과정에서 빌려온 자리
빌림수 등 2개이다. 전감산기의 입출력 변수의 정의와 블록도는 다음과 같다.
A D 차
입출력 변수 정의
• 입력 변수: A, B, 입력(상위) 자리 빌림수(b i ) B 전감산기
•출력 변수: 차(D), 자리 빌림수(b 0)
입력(상위) b i b 0 출력 자리 빌림수
자리 빌림수
그림 Ⅴ-18 전감산기 블록도
2. 가산기와 감산기 145
