Page 145 고등학교 디지털 논리 회로 교과서

2 감산기

감산기는 뺄셈을 수행하는 조합 논리 회로로, 감산기의 종류에는 반감산기와 전감산

기가 있다.

1 반감산기의 구조와 원리

반감산기는 1비트로 구성된 2진수의 뺄셈 연산을 수행할 수 있는 조합 논리 회로
로 반감산기 회로의 설계 과정은 다음과 같다.

(1) 시스템 조건 분석
1비트로 구성된 2진수의 뺄셈 연산은 그림 Ⅴ-13과 같다. (a), (b), (c)는 일반적인

뺄셈 연산 과정을 나타내며, (d)에서는 윗자리로부터 자리 빌림수가 발생하는 것을
보여 주고 있다. 따라서 반감산기는 2개의 2진수를 입력으로 하여, 2개의 2진수의

뺄셈 결과인 차와 자리 빌림(borrow)수를 출력으로 갖는 논리 회로로 분석할 수 있
다.

자리 빌림수
0 입력 1 입력 1 입력 0 입력
1
- 0 입력 - 1 입력 - 0 입력 - 1 입력
0 차 0 차 1 차 1 1 차
(a) (b) (c) (d)

그림 Ⅴ-13 2진수 뺄셈 연산 과정

(2) 입출력 변수 정의

반감산기는 1비트로 구성된 2진수 2개(A와 B)를 입력 받아 두 수의 차(D)와 뺄셈
하는 과정에서 윗자리로부터의 자리 빌림수(b0)를 출력하는 논리 회로이다.
따라서 입출력 변수에 대한 정의와 블록도는 다음과 같다.

입출력 변수 정의 A D 차
•입력 변수: A, B
•출력 변수: 차(D, difference), 반감산기
자리 빌림수(b 0, borrow)
B b 0 자리 빌림수

그림 Ⅴ-14 반감산기 블록도

2. 가산기와 감산기 143