Page 148 고등학교 디지털 논리 회로 교과서

(3) 진리표 작성 표 Ⅴ-11 전감산기 진리표

전감산기는 3개의 입력과 2개의 출력으로 구 입력 출력
A B D
성되고, 3개의 입력들의 차와 자리 빌림수를 정 b i b 0
0 0 0 0 0
리하면 표 Ⅴ-11과 같이 작성할 수 있다. 그림 0 0 1 1 1
Ⅴ-19는 전감산기의 뺄셈 과정에서 자리 빌림 0 1 0 1 1
0 1 1 0 1
수가 생기는 경우를 보여 주고 있다.
1 0 0 1 0
1 0 1 0 0
1 1 0 0 0
1 1 1 1 1

0 b 0 1 b 0 1 b 0 1 b 0 1 b 0
0 A 0 A 0 A 0 A 1 A
0 B 0 B 1 B 1 B 1 B
- 0 b i - 1 b i - 0 b i - 1 b i - 1 b i
0 D 1 D 1 D 0 D 1 D
(a) (b) (c) (d) (e)
그림 Ⅴ-19 전감산기 뺄셈 연산

(4) 논리식 유도 및 간소화
전가산기의 논리식은 진리표로부터 유도할 수 있고 불 대수식을 이용하여 간소화
한다.

표 Ⅴ-12 차(D) 논리식 표 Ⅴ-13 자리 빌림수(b 0) 논리식
입력 출력 입력 출력
A B b i D b 0 A B b i D b 0
0 0 0 0 0 0 0 0 0 0
0 0 1 1 1 A B b i 0 0 1 1 1 A B b i
0 1 0 1 1 ABb i 0 1 0 1 1
0 1 1 0 1 0 1 1 0 1 ABb i
1 0 0 1 0 A B b i 1 0 0 1 0
ABb i
1 0 1 0 0 1 0 1 0 0
1 1 0 0 0 ABb i 1 1 0 0 0
ABb i
1 1 1 1 1 D = A B b i + ABb i + A B b i + ABb i 1 1 1 1 1 b 0 = A B b i + ABb i + ABb i + ABb i

D = A B bi + ABbi + A B bi + ABbi b0 = A B bi + ABbi + ABbi + ABbi

= (AB + AB)bi +(A B + AB)bi = AB(bi + bi) + bi(A B + AB)
= (A ⊕ B)bi + (A ⊕ B)bi = AB + bi(A B + AB)

= (A ⊕ B) ⊕ bi = AB + bi(A ⊕ B)

146 Ⅴ. 조합 논리 회로