Page 144 고등학교 디지털 논리 회로 교과서

(4) 논리식 유도 및 간소화

전가산기의 논리식은 진리표와 불 대수식을 이용하여 간소화한다.

표 Ⅴ-6 합(S) 논리식
입력 출력
A B + A B= A ⊕ B
A B C S C → 배타적 OR 게이트
i 0
0 0 0 0 0 A B + A B = A ⊕ B
0 0 1 1 0 A B C i → 배타적 NOR 게이트
0 1 0 1 0 +

0 1 1 0 1 ABC i S = A B C i+ ABC i + A B C i + A B C i
+ A ⊕ B = X로 치환하면
1 0 0 1 0 = (A B + A B)C i +(A B + A B)C i
A B C i X C i + X C i
1 0 1 0 1 + = (A ⊕ B)C i + (A ⊕ B)C i = X ⊕ C i 이므로,
1 1 0 0 1 ABC i X에 A ⊕ B 를 대입하면
1 1 1 1 1 ∴ S = A B C i + ABC i + A B C i + ABC i = (A ⊕ B) ⊕ C i =(A ⊕ B)⊕ C i

표 Ⅴ-7 자리 올림수(C 0) 논리식
입력 출력
A B C S C
i 0
0 0 0 0 0
0 0 1 1 0 ABC i
0 1 0 1 0 +
0 1 1 0 1 ABC i
+
1 0 0 1 0 C 0 = A B C i + A B C i + A B C i + A B C i
ABC i
1 0 1 0 1 + = (A B + A B)C i +A B(C i + C i)
1 1 0 0 1 ABC i C i + C i = 1
1 1 1 1 1 = (A ⊕ B)C i + A B
∴ C0 = ABCi + ABCi + ABCi + ABCi

(5) 논리 회로 설계
표 Ⅴ-7에서 유도한 논리식을 이용하여 논리 회로를 설계하면 다음과 같다.

S = (A ⊕ B) ⊕ C C = (A ⊕ B) C + AB
i 0 i
A A A S A S S
B S 반가산기 반가산기
B B C B C
C i C0
Ci
C 0

그림 Ⅴ-11 전가산기의 조합 논리 회로 그림 Ⅴ-12 전가산기의 구성

그림 Ⅴ-12처럼 전가산기는 2개의 반가산기와 1개의 OR 게이트로 구성한다.

142 Ⅴ. 조합 논리 회로